FinFET 晶體管技術(shù)

FinFET 晶體管技術(shù)

FinFET 晶體管技術(shù)被用于 IC 技術(shù)的許多領(lǐng)域，其中 3D 鰭片為相同的特征尺寸提供了更高的密度。

FinFET 背景

FinFET 技術(shù)是隨著集成度的不斷提高而誕生的。從集成電路技術(shù)的最初幾年開始，摩爾定律的基本原則多年來一直有效。從本質(zhì)上講，它表明給定硅區(qū)域上的晶體管數(shù)量每兩年翻一番。

相對較早的集成電路時代的一些具有里程碑意義的芯片雖然在當(dāng)時很先進(jìn)，但晶體管數(shù)量卻很少。例如，6800 微處理器只有 5000 個晶體管。

為了實現(xiàn)集成水平的大幅提高，許多參數(shù)已經(jīng)改變。從根本上說，特征尺寸已經(jīng)減小，以便能夠在給定區(qū)域內(nèi)制造更多設(shè)備。然而，隨著頻率性能的提高，功耗和線路電壓等其他數(shù)據(jù)也有所降低。

單個器件的可擴(kuò)展性受到限制，并且隨著工藝技術(shù)繼續(xù)向 20nm 縮小，實現(xiàn)各種器件參數(shù)的適當(dāng)縮放變得不可能。像電源電壓這樣決定動態(tài)功率的主要因素受到的影響尤其大。結(jié)果發(fā)現(xiàn)，優(yōu)化一個變量（例如性能）會導(dǎo)致其他領(lǐng)域（例如功率）出現(xiàn)不必要的妥協(xié)。因此，有必要考慮其他更具革命性的選擇，例如改變傳統(tǒng)平面晶體管的晶體管結(jié)構(gòu)。

關(guān)鍵問題之一是，隨著技術(shù)使用更小的特征尺寸，所使用的 MOS 器件的源極和漏極會侵入溝道，使得漏電流更容易在它們之間流動，也使得晶體管很難關(guān)閉完全地。

FinFET 基礎(chǔ)知識

FinFET 技術(shù)得名于所使用的 FET 結(jié)構(gòu)在觀察時看起來像一組鰭片。

事實上，F(xiàn)inFET 得名于美國加州大學(xué)伯克利分校的教授們，由于結(jié)構(gòu)的形狀而最先創(chuàng)造了這個術(shù)語。

FinFET 是一種 3D結(jié)構(gòu)，位于襯底上方，類似于鰭?！蚌挕庇行У匦纬闪嗽礃O和漏極，并且以這種方式，它們在相同面積上比傳統(tǒng)平面晶體管具有更大的體積。柵極環(huán)繞鰭片，這可以更好地控制通道，因為有足夠的長度進(jìn)行控制。此外，由于通道已擴(kuò)展，當(dāng)設(shè)備處于“關(guān)閉”狀態(tài)時，幾乎沒有電流通過身體泄漏。這也允許使用更低的閾值電壓，從而獲得更好的性能和更低的功耗。

柵極方向與垂直翅片成直角。并且從翅片的一側(cè)橫穿到另一側(cè)，它包裹在翅片上，使其能夠與翅片或通道的三個側(cè)面連接。

這種形式的柵極結(jié)構(gòu)改進(jìn)了對溝道傳導(dǎo)的電氣控制，有助于降低泄漏電流水平并克服其他一些短溝道效應(yīng)。

FinFET 一詞的使用有些籠統(tǒng)。有時它用于描述任何基于鰭的多柵極晶體管架構(gòu)，無論柵極數(shù)量如何。

FinFET技術(shù)的優(yōu)勢

IC 制造商使用 FinFET 有很多優(yōu)勢。

FINFET 優(yōu)勢：

范圍 ：

特征尺寸 

力量 

工作電壓 

運行速度 

靜態(tài)漏電流 

細(xì)節(jié)：

可以通過以前被認(rèn)為是終點的20nm屏障。

低得多的功耗允許高集成度。早期采用者報告了 150% 的改進(jìn)。

FinFET 由于其較低的閾值電壓而在較低的電壓下工作。

通常比非 FinFET 版本快 30% 以上。

通常減少高達(dá) 90%

IC 制造商正在以各種形式采用 FinFET 技術(shù)，他們需要增加其 IC 的密度，而無需使用導(dǎo)致器件性能下降的如此小的特征尺寸。因此，F(xiàn)inFET晶體管技術(shù)使IC技術(shù)的發(fā)展繼續(xù)遵循摩爾定律。

深圳市晶光華電子有限公司專注石英晶振生產(chǎn)26年，強(qiáng)大的專業(yè)團(tuán)隊，服務(wù)超過5000+客戶，年產(chǎn)能6億PCS，1天試樣，3天測試，1周交貨；如果您對我們的石英晶振感興趣，歡迎咨詢我們的客服，獲取詳細(xì)資料，我們將為您提供專業(yè)貼心的服務(wù)。